User Manual

PRIME / ProArt / TUF GAMING Intel 600 系列 BIOS 用戶手冊
39
SPDWriteDisable
本項目用來開啟或關閉設置 SPD 寫入禁止。為了安全考量，SPD 寫入禁止位
必須設置。
設置值：[TRUE] [FALSE]
PVDRatioThreshold
對於 Core Domain PLL，切換至較低後分頻器的臨界值默認為 15。當推高
BCLK 時，您可以設置一個低於 15 的值，以例數位控制振盪器（DCO）維持
在合理的頻率。
設置值：[Auto] [1] - [40]
BandingRatio
使用 <+> 與 <-> 鍵來調整數值。
設置值：[Auto] [0] - [120]
SAPLLFrequencyOverride
本項目用來設置 Sa PLL Frequency。
設置值：[Auto] [3200 MHz] [1600 MHz]
BCLKTSCHWFixup
本項目用來開啟或關閉 BCLK TSC HW Fixup 在 TSC 從 PMA 複製至 APIC 期
間停用。
設置值：[Enabled] [Disabled]
CoreRatioExtensionMode
本項目用來開啟或關閉 Core Ratio Above 85 擴展模式。
[Disabled] OCMB 0x1 命令指定的最大超頻比限制為 85。
[Enabled] OCMB 0x1 命令指定的最大超頻比限制為 120。
FLLOCmode
設置值：[Auto] [Disabled] [Normal] [Elevated] [Extreme Elevated]
CorePLLVoltage
本項目可用來設置 Core PLL VCC Trim 的電壓偏移。數值以 0.015kHz 為間
隔，更改的範圍由 0.900V 至 1.845V。
設置值：[Auto] [0.90000] - [1.84500]
GTPLLVoltage
本項目可用來設置 GT PLL VCC Trim 的電壓偏移。數值以 0.015kHz 為間
隔，更改的範圍由 0.900V 至 1.845V。
設置值：[Auto] [0.90000] - [1.84500]
RingPLLVoltage
本項目可用來設置 Ring PLL VCC Trim 的電壓偏移。數值以 0.015kHz 為間
隔，更改的範圍由 0.900V 至 1.845V。
設置值：[Auto] [0.90000] - [1.84500]
SystemAgentPLLVoltage
本項目可用來設置 System Agent PLL VCC Trim 的電壓偏移。數值以
0.015kHz 為間隔，更改的範圍由 0.900V 至 1.845V。
設置值：[Auto] [0.90000] - [1.84500]