User Manual

32
Pro WS W680-ACE BIOS 用戶手冊
GT CEP Enable
本項目為啟用或關閉 GT CEP 支持功能。使用 pCode Mailbox 指令 0x37，
Sub-command 0x1。將 Databit3 設置為 1。
設置值有：[Auto] [Disabled] [Enabled]
SA CEP Enable
本項目為啟用或關閉 SA CEP 支持功能。使用 pCode Mailbox 指令 0x37，
Sub-command 0x1。將 Databit3 設置為 1。
設置值有：[Auto] [Disabled] [Enabled]
IA SoC Iccmax Reactive Protector
設置值有：[Auto] [Disabled] [Enabled]
Inverse Temperature Dependency Throttle
設置值有：[Auto] [Disabled] [Enabled]
IA VR Voltage Limit
Voltage Limit（VMAX）。此數值表示最大瞬間電壓。範圍為 0 - 7999mV。
使用 BIOS VR mailbox 指令 0x8。設置值有：[Auto] [0] - [7999]
CPU SVID Support
關閉 SVID 支持可使 CPU 停止與外部電壓調節器通訊。設置值有：[Auto]
[Disabled] [Enabled]
Tweaker’s Paradise
Realtime Memory Timing
本項目用來開啟或關閉實時內存時序。當設為 [Enabled] 時，系統將允許在
MRC_DONE 後運行實時內存時序更改。設置值有：[Disabled] [Enabled]
SPD Write Disable
本項目用來開啟或關閉設置 SPD Write Disable。為了安全起見，您必須設置
禁止寫入 SPD。設置值有：[TRUE] [FALSE]
PVD Ratio Threshold
對於 Core Domain PLL，切換至較低後分頻器的臨界值默認為 15。當推高
BCLK 時，您可以設置一個低於 15 的值，以例數位控制振盪器（DCO）維持在
合理的頻率。設置值有：[Auto] [1] - [40]
SA PLL Frequency Override
本項目用來設置 Sa PLL 頻率。設置值有：[Auto] [3200 MHz] [1600 MHz]
BCLK TSC HW Fixup
本項目用來在 TSC 由 PMA 複製至 APIC 時啟用或關閉 BCLK TSC HW
Fixup。設置值有：[Enabled] [Disabled]