User Manual

92 Pro WS sTR5 系列 BIOS 用戶手冊
3D V-Cache
覆寫 X3D 技術。
設置值有：[Auto] [Disable] [1 stack] [2 stack] [4 stack]
Infinity Fabric Frequency and Dividers
設置值有：[Auto] [100MHz] - [3000MHz]
PCIe Speed PWM Control
設備閒置時降低連結速度。設置值有：[Auto] [Dynamic link speed
determined by Power Management functionality] [Static Target Link Speed
(GEN4)] [Static Target Link Speed (GEN5)]
CXL Common Options
請聯絡經銷商以取得 CXL 元件的 AVL 信息。
CXL Control
本項目可以啟用或關閉所有接口的 CXL 控制。
設置值有：[Auto] [Enabled] [Disabled]
CXL Encryption
設置值有：[Disabled] [Enabled]
CXL SPM
設置 CXL 內存為特殊目的內存。
設置值有：[Disabled] [Enabled] [Auto]
CXL DVSEC Lock
鎖定 CXL DVSEC。
設置值有：[Disabled] [Enabled] [Auto]
Temp Gen5 Advertisement
Temp Gen5 Advertisement 作為替代協定。
設置值有：[Disabled] [Enabled] [Auto]
Sync Header Bypass
設置值有：[Disabled] [Enabled] [Auto]
Speculative Reads to CXL
設置值有：[Disabled] [Enabled] [Auto]
CXL RAS
CXL Protocol Error Reporting
本項目可以設置 CXL 協議錯誤報告機制。
設置值有：[Disabled] [SameAsPcieAer]
[ForceAerFwFirstIfCxlPresent]
CXL Component Error Reporting
本項目可以設置 CXL 元件錯誤報告機制。
設置值有：[OS First] [FW-First]
Error Isolation CXL.mem
設置值有：[Disabled] [Enabled] [Auto]