User Manual

Table Of Contents
3-35
華碩 ESC8000A-E11 用戶手冊
Root Complex 0x80 LCLK Frequency [Auto]
設置 Root Complex LCLK 頻率(總線範圍 0x80-0x9F)。
[Auto] 動態頻率控制(增強 PIO 設置將會生效)。
[593MHz] 設置 LCLK 頻率為 593MHz(覆蓋增強 PIO 設置)。
Root Complex 0xA0 LCLK Frequency [Auto]
設置 Root Complex LCLK 頻率(總線範圍 0xA0-0xBF)。
[Auto] 動態頻率控制(增強 PIO 設置將會生效)。
[593MHz] 設置 LCLK 頻率為 593MHz(覆蓋增強 PIO 設置)。
Root Complex 0xC0 LCLK Frequency [Auto]
設置 Root Complex LCLK 頻率(總線範圍 0xC0-0xDF)。
[Auto] 動態頻率控制(增強 PIO 設置將會生效)。
[593MHz] 設置 LCLK 頻率為 593MHz(覆蓋增強 PIO 設置)。
Root Complex 0xE0 LCLK Frequency [Auto]
設置 Root Complex LCLK 頻率(總線範圍 0xE0-0xFF)。
[Auto] 動態頻率控制(增強 PIO 設置將會生效)。
[593MHz] 設置 LCLK 頻率為 593MHz(覆蓋增強 PIO 設置)。
DF PState Mode Select [Auto]
[Normal] 正常。
[Limit Highest] FCLK 受限於 DF Pstate FCLK Limit,僅使用最
高 DF Pstate。
[Limit All] FCLK 受限於 DF Pstate FCLK Limit,所有 DF
Pstates 均使用。
[Auto] 自動
EDC Control [Auto]
[Auto] 使用融合 VDDCR_CPU EDC 限制。
[Manual] 可自訂最大 VDDCR_CPU EDC 限制。
EDC [0]
本項目可以設置 VDDCR_CPU EDC Limit [A]。
EDC Platform Limit [0]
本項目可以設置 EDC Platform Limit [W]。
以下項目僅當 EDC Control 設置為 [Manual] 時才會出現。