Datasheet

Contents RM0352
6/138 DocID024647 Rev 1
12.4 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .116
12.4.1 UARTMSINTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
12.4.2 UARTRXINTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
12.4.3 UARTTXINTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
12.4.4 UARTRTINTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
12.4.5 UARTEINTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
12.4.6 UARTINTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
12.5 UART registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .118
12.6 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
12.6.1 Data register, UARTDR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
12.6.2 Receive status register / error clear register, UARTRSR/UARTECR . 121
12.6.3 Flag register, UARTFR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
12.6.4 IrDA low-power counter register, UARTILPR . . . . . . . . . . . . . . . . . . . . 123
12.6.5 Integer baud rate register, UARTIBRD . . . . . . . . . . . . . . . . . . . . . . . . 124
12.6.6 Fractional baud rate register, UARTFBRD . . . . . . . . . . . . . . . . . . . . . . 124
12.6.7 Line control register, UARTLCR_H . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
12.6.8 Control register, UARTCR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
12.6.9 Interrupt FIFO level select register, UARTIFLS . . . . . . . . . . . . . . . . . . 129
12.6.10 Interrupt mask set/clear register, UARTIMSC . . . . . . . . . . . . . . . . . . . 130
12.6.11 Raw interrupt status register, UARTRIS . . . . . . . . . . . . . . . . . . . . . . . 131
12.6.12 Masked interrupt status register, UARTMIS . . . . . . . . . . . . . . . . . . . . . 132
12.6.13 Interrupt clear register, UARTICR . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
12.6.14 Peripheral identification registers, UARTPeriphID0-3 . . . . . . . . . . . . . 133
12.6.15 PrimeCell identification registers, UARTPCellID0-3 . . . . . . . . . . . . . . 135
13 Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137