Datasheet

DocID024647 Rev 1 5/138
RM0352 Contents
6
10.2.17 SMBUS slave control register (I2C_SMB_SCR) . . . . . . . . . . . . . . . . . . 95
10.2.18 I
2
C peripheral identification register 0 (I2C_PERIPHID0) . . . . . . . . . . . 96
10.2.19 I
2
C peripheral identification register 1 (I2C_PERIPHID1) . . . . . . . . . . . 96
10.2.20 I
2
C peripheral identification register 2 (I2C_PERIPHID2) . . . . . . . . . . . 97
10.2.21 I
2
C peripheral identification register 3 (I2C_PERIPHID3) . . . . . . . . . . . 97
10.2.22 I
2
C PCell identification register 0 (I2C_PCELLID0) . . . . . . . . . . . . . . . . 98
10.2.23 I
2
C PCell identification register 1 (I2C_PCELLID1) . . . . . . . . . . . . . . . . 98
10.2.24 I
2
C PCell identification register 2 (I2C_PCELLID2) . . . . . . . . . . . . . . . . 99
10.2.25 I
2
C PCell identification register 3 (I2C_PCELLID3) . . . . . . . . . . . . . . . . 99
11 SPI (serial peripheral interface) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
11.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
11.2 Clock prescaler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
11.3 SPI registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
11.4 SPI register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
11.4.1 Control register 0, SSPCR0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
11.4.2 Control register 1, SSPCR1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
11.4.3 Data register, SSPDR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
11.4.4 Status register, SSPSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
11.4.5 Clock prescale register, SSPCPSR . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
11.4.6 Interrupt mask set or clear register, SSPIMSC . . . . . . . . . . . . . . . . . . 107
11.4.7 Raw interrupt status register, SSPRIS . . . . . . . . . . . . . . . . . . . . . . . . . 108
11.4.8 Masked interrupt status register, SSPMIS . . . . . . . . . . . . . . . . . . . . . . 108
11.4.9 Interrupt clear register, SSPICR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
11.4.10 Peripheral identification registers, SSPPeriphID0-3 . . . . . . . . . . . . . . 109
11.4.11 PrimeCell identification registers, SSPPCellID0-3 . . . . . . . . . . . . . . . . 111
11.5 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .113
11.5.1 SSPRXINTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
11.5.2 SSPTXINTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
11.5.3 SSPRORINTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
11.5.4 SSPRTINTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
12 UART (universal asynchronous receive transmit) . . . . . . . . . . . . . . . 115
12.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .115
12.2 IrDA SIR block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .116
12.3 Baud rate generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .116