Datasheet

–3–REV. 0
ADSP-21160N
TABLE OF CONTENTS
GENERAL DESCRIPTION . . . . . . . . . . . . . . . . . . . . 4
ADSP-21160N Family Core Architecture . . . . . . . . . 4
SIMD Computational Engine . . . . . . . . . . . . . . . . 5
Independent, Parallel Computation Units . . . . . . . 5
Data Register File . . . . . . . . . . . . . . . . . . . . . . . . . 5
Single-Cycle Fetch of Instruction and
Four Operands . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Instruction Cache . . . . . . . . . . . . . . . . . . . . . . . . . 5
Data Address Generators with Hardware
Circular Buffers . . . . . . . . . . . . . . . . . . . . . . . . . 5
Flexible Instruction Set . . . . . . . . . . . . . . . . . . . . . 5
ADSP-21160N Memory and I/O Interface Features . 5
Dual-Ported On-Chip Memory . . . . . . . . . . . . . . . 5
Off-Chip Memory and Peripherals Interface . . . . . 5
DMA Controller . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Multiprocessing . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Link Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Serial Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Host Processor Interface . . . . . . . . . . . . . . . . . . . . 8
Program Booting . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Phase-Locked Loop . . . . . . . . . . . . . . . . . . . . . . . . 8
Power Supplies . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Development Tools . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Designing an Emulator-Compatible
DSP Board (Target) . . . . . . . . . . . . . . . . . . . . . . . 9
Additional Information . . . . . . . . . . . . . . . . . . . . . . . 9
PIN FUNCTION DESCRIPTIONS . . . . . . . . . . . . . . 9
SPECIFICATIONS . . . . . . . . . . . . . . . . . . . . . . . . . . 14
ABSOLUTE MAXIMUM RATINGS . . . . . . . . . . 15
ESD SENSITIVITY . . . . . . . . . . . . . . . . . . . . . . . . 15
TIMING SPECIFICATIONS . . . . . . . . . . . . . . . . 16
Power-up Sequencing . . . . . . . . . . . . . . . . . . . . . 16
Clock Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Memory Read—Bus Master . . . . . . . . . . . . . . . . 21
Memory Write—Bus Master . . . . . . . . . . . . . . . . 22
Synchronous Read/Write—Bus Master . . . . . . . . 23
Synchronous Read/Write—Bus Slave . . . . . . . . . 25
Multiprocessor Bus Request and
Host Bus Request . . . . . . . . . . . . . . . . . . . . . . 26
Asynchronous Read/Write—Host
to ADSP-21160N . . . . . . . . . . . . . . . . . . . . . . 28
Three-State Timing—Bus Master, Bus Slave . . . . 30
DMA Handshake . . . . . . . . . . . . . . . . . . . . . . . . 32
Link Ports —Receive, Transmit . . . . . . . . . . . . . . 34
Serial Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
JTAG Test Access Port and Emulation . . . . . . . . 39
Output Drive Currents . . . . . . . . . . . . . . . . . . . . . . 40
Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . 40
Test Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Output Disable Time . . . . . . . . . . . . . . . . . . . . . 41
Output Enable Time . . . . . . . . . . . . . . . . . . . . . . 41
Example System Hold Time Calculation . . . . . . . 41
Capacitive Loading . . . . . . . . . . . . . . . . . . . . . . . 42
Environmental Conditions . . . . . . . . . . . . . . . . . . . 42
Thermal Characteristics . . . . . . . . . . . . . . . . . . . 42
400-BALL METRIC PBGA PIN
CONFIGURATIONS . . . . . . . . . . . . . . . . . . . . . . 43
OUTLINE DIMENSIONS . . . . . . . . . . . . . . . . . . . . 46
ORDERING GUIDE . . . . . . . . . . . . . . . . . . . . . . . . 46