Datasheet

AD9645 Data Sheet
Rev. 0 | Page 8 of 36
D0A–
D0A+
D1A–
D1A+
FCO–
BYTEWISE
MODE
FCO+
D0A–
D0A+
D1A–
D1A+
FCO–
DCO–
DCO+
DCO+
CLK+
VINx±
CLK–
DCO–
FCO+
BITWISE
MODE
SDR
DDR
MSB
N – 17
D12
N – 17
D11
N – 17
D10
N – 17
D09
N – 17
D08
N – 17
D07
N – 17
D06
N – 17
MSB
N – 16
D12
N – 16
D11
N – 16
D10
N – 16
D09
N – 16
D08
N – 16
D07
N – 16
D06
N – 16
D05
N – 17
D04
N – 17
D03
N – 17
D02
N – 17
D01
N – 17
LSB
N – 17
0
N – 17
0
N – 17
D05
N – 16
D04
N – 16
D03
N – 16
D02
N – 16
D01
N – 16
LSB
N – 16
0
N – 16
0
N – 16
MSB
N – 17
D11
N – 17
D09
N – 17
D07
N – 17
D05
N – 17
D03
N – 17
D01
N – 17
0
N – 17
MSB
N – 16
D11
N – 16
D09
N – 16
D07
N – 16
D05
N – 16
D03
N – 16
D01
N – 16
0
N – 16
D12
N – 17
D10
N – 17
D08
N – 17
D06
N – 17
D04
N – 17
D02
N – 17
LSB
N – 17
0
N – 17
D12
N – 16
D10
N – 16
D08
N – 16
D06
N – 16
D04
N – 16
D02
N – 16
LSB
N – 16
0
N – 16
t
A
t
DATA
t
LD
t
EH
t
FCO
t
FRAME
t
PD
t
CPD
t
EL
N – 1
N
N + 1
10537-004
Figure 4. 16-Bit DDR/SDR, Two-Lane, 2× Frame Mode
D0A–
D0A+
D1A–
D1A+
FCO–
BYTEWISE
MODE
FCO+
D0A–
D0A+
D1A–
D1A+
FCO–
DCO–
DCO+
DCO+
CLK+
CLK–
DCO–
FCO+
BITWISE
MODE
SDR
DDR
10537-005
D10
N – 16
D08
N – 16
D06
N – 16
D04
N – 16
D02
N – 16
LSB
N – 16
D10
N – 17
D08
N – 17
D06
N – 17
D04
N – 17
D02
N – 17
LSB
N – 17
MSB
N – 16
D09
N – 16
D07
N – 16
D05
N – 16
D03
N – 16
D01
N – 16
MSB
N – 17
D09
N – 17
D07
N – 17
D05
N – 17
D03
N – 17
D01
N – 17
D05
N – 16
D04
N – 16
D03
N – 16
D02
N – 16
D01
N – 16
LSB
N – 16
D05
N – 17
D04
N – 17
D03
N – 17
D02
N – 17
D01
N – 17
LSB
N – 17
MSB
N – 16
D10
N – 16
D09
N – 16
D08
N – 16
D07
N – 16
D06
N – 16
MSB
N – 17
D10
N – 17
D09
N – 17
D08
N – 17
D07
N – 17
D06
N – 17
t
EH
t
CPD
t
FRAME
t
FCO
t
PD
t
DATA
t
LD
t
EL
VINx±
t
A
N – 1
N
N + 1
Figure 5. 12-Bit DDR/SDR, Two-Lane, 2× Frame Mode