Datasheet

AD9444
Rev. 0 | Page 12 of 40
26 27 28
29
30
55
54
53
52
51
TOP VIEW
(Not to Scale)
AD9444
AVDD1 AVDD1 AVDD2 AVDD2 AVDD2
5
4
3
2
7
6
9
8
1
11
10
16
15
14
13
18
17
20
19
22
21
12
24
23
25
32
33
34
35
36 38
39
40
41
42
43 44
45
46
47
48 49
50
31
37
AVDD2
AGND
C1
AVDD1 AVDD1
CLK+
CLK–
AVDD1 AVDD2 AVDD2 AVDD1 AVDD1
DNC DNC DNC DNC
DRVDD
DRGND
DNC DNC
80
79
78
77
76
75
DRVDD
74
DRGND
73
D6
72
D5
71
D4
70
D3
69
D2
68
D1
67
DRGND
66
D0 (LSB)
65
DNC
64
DCO+
63
DCO–
62
DRVDD
61
DRGND
60
DNC
59
DNC
58
DNC
57
DNC
56
DNC
DNC
DRVDD
DRGND
DNC
DNC
100
99
98
97
96
95 94 93 92
91
90
89 88
87
86
85 84 83 82
81
AVDD1
DNC
DNC
DNC
OUTPUT MODE
DFS
DNC
AVDD1
AVDD1
SENSE
VREF
AGND
REFT
REFB
AGND
AVDD1
AVDD1
AVDD1
AVDD2
AGND
VIN+
VIN–
AGND
AVDD1
AVDD1
05089-005
DNC = DO NOT CONNECT
DCS MODE AGND AVDD1 AGND AGND AVDD1 AVDD1 AVDD1 AVDD1 AVDD1 AVDD1 AVDD1 AGND AVDD1 AGND OR D13 (MSB) DRVDD DRGND D12 D11 D10 D9 D8 D7
Figure 5. 100-Lead TQFP/EP Pin Configuration in CMOS Mode