Datasheet
Data Sheet AD9236
Rev. C | Page 21 of 36
D2
C27
0.1F
C28
AV D D
R11
49.9
S5
1
2
U8
1011
U8
89
U8
43
TP7
WHT
R9
22
RP2
16
10
9
11
12
13
14
15
15
14
13
12
11
10
9
16
1
RP1
7
RP1
8
RP1
6
RP1
5
RP1
4
RP1
3
RP1
2
RP1
1
RP2
2
RP2
3
RP2
4
RP2
5
RP2
6
RP2
7
J1
40
38
36
34
32
30
28
26
24
22
20
18
16
14
12
10
8
6
4
2
39
37
35
33
31
29
27
25
23
21
19
17
15
13
11
9
5
7
3
1
RP2
8
DD0
DD1
DD2
DD3
DD4
DD5
DD6
DD7
DD8
DD9
DD10
DD11
22
22
22
22
22
22
22
22
22
22
22
22
22
22
22
22
HEADER RIGHT ANGLE MALE NO EJECTORS
DACLK
DOTR
OTR
D1
AV D D
C4
21
C3
10F
C12
0.1F
C11
0.1F
C10
0.1F
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
DUTCLK
DVDD
74VHC541
U6
182
11
12
13
14
15
16
17
20
10
19
1
9
8
7
6
5
4
3
74VHC541
U7
182
11
12
13
14
15
16
17
20
10
19
1
9
8
7
6
5
4
3
AV D D
C5
21
R7
22
U8
AG ND;7
AVDD; 14
65
U8
21
AV D D
0.1F
C24
C26
AV D D
AV DD
113
R12
90
R14
JP4
D1
AUXCLK
T2
6
5
43
2
1
R2
10k
R26
10k
R25
10k
MC100LVEL33D
U3
6
5
7
8
4
3
2
1
U8
1213
JP3
113
R13
90
R15
S1
2
1
0.1F
C13
CLOCK
R18
500
R19
500
JP9
R1
49.9
D0
AV D D
1N5712
10V
10F
0.1F
74VHC04
74VHC04
74VHC04
10V
10V
10F
A2
A3
A4
A5
A6
A7
A8
G1
G2 GND
VCC
Y2
Y3
Y4
Y5
Y6
Y7
Y8
A1 Y1
A2
A3
A4
A5
A6
A7
A8
G1
G2 GND
VCC
Y2
Y3
Y4
Y5
Y6
Y7
Y8
A1 Y1
10V
10F
74VHC04
74VHC04
1N5712
T1-1T
CW
NC
INA
INB
INCOM
VCC
OUT
VEE
REF
74VHC04
U8 DECOUPLING
U3 DECOUPLING
03066-0-008
Figure 39. TSSOP Evaluation Board Schematic, Clock Inputs and Output Buffering