Datasheet

AD9233
Rev. A | Page 33 of 44
SMAEDGE SMAEDGE
RC 0603 RC 0603 RC 0603 RC 0603 RC 0603 RC 0603 RC 0603 RC 0603
CC0402CC0402
RC0402
RC0402
RC0402
CC0402CC0402CC0402
RC0402
RC0402
RC0402
CC0402
RC060 3
RC0603
RC 0603
CC0402
RC 0603
RC 0603
RC0603
CC0402
RC 0603 RC 0603
RC0603
RC0603
RC0603 RC0603
Place C531,R505=0.
CLK/ CLK
XFMR/AD9515 Clock Circuitry
AD9515 LOGIC SETUP
21
DNI R511
21
DNI R510
OPT_CLK
CLK
0 R507
DNI
0 R508
AVDD_3P3V
S9
2 3 5
6
7
8
9
10
11
12
13
14
15
16
25
18 19 22 23
31
32
33
U500
AVDD_3P3V;1,4,17,20,21,24,26,29,30
AVDD_3P3V
AVDD_3P3V
CLK
OPT_CLK
CLK
S1
31
2
JP508
S8 S7 S6 S5
S4
S3
S2
R514 0
DNI
E501
R522 0 R523 0 R524 0 R519 0 R518 0 R520 0 R521 0 R516 0 R513 0 R515 0 R517 0
R526 0
DNI
240 R583
0.1UF C537 DNI
240
R584
0 R509
1 3
2
D502
HSMS2812
49.9 R505 DNI
49.9 R504
0.1UF
C531 DNI
10K
R588
R525 0 DNI
0 R506
1 2 34
5 6
T503
0 R512
0.1UF C530
100 R585
E502
0
R575 DNI
4.12K
R586
R580
10K
R581
DNI
R576 DNI
0.1UF C535 DNI
0.1UF C534
DNI
0.1UF C536 DNI
C511 .1UF
E503
100 R582
S9
S10
R578 DNI
R579 DNI
DNI
R577
0.1UF
C532
0.1UF
C533
S7
S8
S5
S6
S4
S3
S1
S2
S0
14 12
10
1
5
3
78
OSC500
R527 0 DNI R531 0 DNI R530 0 DNI R529 0 DNI R528 0 DNI R534 0 DNI R533 0 DNI R532 0 DNI
OPT_CLK
S0
GND;3,4,5
S502
GND;3,4,5
S501
CLK
OPT_CLK
To use AD9515 (OPT _CLK), remove R507, R508, C533, C532.
10KR587
ENABLE
DISABLE
RC0402
DNI
CB3LV-3C
VCC OUT
OE
GND
OE
GNDOUT
VCC
DNI
DNI
RC0402
DNI
DNI
RC0402
RC0402
DNI
NC=27,28
AD9515
CLK CLKB
GN D
GND _PAD
OUT0
OUT0B
OUT1
OUT1B
RSET
S0
S1
S10
S2
S3
S4
S5
S6
S7
S8
S9
SYNCB
VREF
DNI
RC0402
DNI
RC0402
DNI
RC0402
DNI
RC0402
DNI
S10
RC 0603 RC0603
DNI DNI
RC0603
DNI
RC0603
DNI
RC0603
DNI
RC0603
DNI
RC 0603
DNI
RC0603
DNI
RC0603
DNI
RC0603
DNI
RC 0603
DNI
05492-057
Figure 62. Evaluation Board Schematic, DUT Clock Inputs