Datasheet
AD8112
Rev. 0 | Page 27 of 28
06523-037
NOTES
1. R = OPTIONAL 50 TERMINATOR RESISTORS.
2. C = OPTIONAL SMOOTHING CAPACITOR.
3. NC = NO CONNECT.
AV
CC
OUT00
54
53
AV
CC
0.01µF
OUTPUT 00
75
AV
EE
00/01
52
51
AV
EE
0.01µF
OUTPUT 01
75
50
49
AV
CC
0.01µF
OUTPUT 02
75
48
47
AV
EE
0.01µF
OUTPUT 02
75
46
45
AV
CC
0.01µF
OUTPUT 04
75
44
43
AV
EE
0.01µF
OUTPUT 05
75
42
41
AV
CC
0.01µF
OUTPUT 06
75
40
39
AV
EE
AV
CC
01/02
AV
EE
02/03
AV
CC
03/04
AV
EE
04/05
AV
CC
05/06
AV
EE
06/07
0.01µF
OUTPUT 07
OUT01
OUT02
OUT03
OUT04
OUT05
OUT06
OUT07
22AV
CC
75
21, 55
AV
CC
0.01µF
20, 56
AV
EE
0.01µF
NCAV
CC
AV
EE
DV
CC
1, 75
DV
CC
0.01µF
0.1µF 10µF 0.1µF 10µF
D
V
CC
DGND NC A
V
EE
AGND
A
V
CC
NC
P1-1 P1-2 P1-3 P1-4 P1-5 P1-6 P1-7
JUMPER
57, 59
58
INPUT 00
75
AGND
61
60
INPUT 01
75
AGND
63
62
INPUT 02
75
AGND
65
64
INPUT 03
75
AGND
67
66
INPUT 04
75
AGND
69
68
INPUT 05
75
AGND
71
70
INPUT 06
75
AGND
3, 73
72
INPUT 07
75
AGND
INPUT 08
75
AGND
5
4
INPUT 09
75
AGND
7
6
INPUT 10
75
AGND
9
8
INPUT 11
75
AGND
11
10
INPUT 12
75
AGND
13
12
INPUT 13
75
AGND
15
14
INPUT 14
75
AGND
17
16
19
18
INPUT 15
IN00
IN01
IN02
IN03
IN04
IN05
IN06
IN07
IN08
IN09
IN10
IN11
IN12
IN13
IN14
IN15
75
AGND
96
98
DATA OUT
R
R
DATA IN
P2-5
P2-4
P2-2
P2-3
P2-1
P2-6
DV
CC
SERIAL MODE
JUMP
R33
20k
2,741009997 958483828180797877 9476
RRRRRRRR
CR
R
R
R R
P3-1
P3-2
P3-3
P3-4
P3-5
P3-6
P3-7
P3-8
P3-10
P3-11
P3-12
P3-13
P3-14
DGND
RESET
CE
CLK
UPDATE
A0
A1
A2
DGND
D0
D1
D2
D3
D4
SER
/PAR
AD8112
+
+
+
85 TO 93
Figure 48. Evaluation Board Schematic