User`s manual

DIGITAL-LOGIC AG MSLB-P5 Manual V0.3
PRELIMINARY 139
14.3.1 Advanced Chipset Control Menu
(PCI BIOS)
If the system has a PCI chipset, selecting "Advanced Chipset Control" from the Advanced menu dis-
plays a menu like this:
PhoenixBIOS Setup - Copyright 1992-1998 Phoenix Technologies Ltd.
Advanced
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³ Advanced Chipset Control ³ Item Specific Help ³
ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´
³ ³ ³
³ Hidden Refresh: [Disabled] ³ Enables CPU to PCI ³
³ Code Read Page Mode: [Disabled] ³ write buffers, which ³
³ Write Page Mode: [Disabled] ³ allow data to be ³
³ CPU to PCI Write Buffers: [Disabled] ³ temporarily stored in ³
³ PCI to DRAM Write Buffers: [Disabled] ³ buffers before writing ³
³ CPU to DRAM Write Buffers: [Disabled] ³ the data. ³
³ Snoop Ahead: [Disabled] ³ ³
³ PCI Memory Burst Cycles: [Disabled] ³ ³
³ ³ ³
³ ³ ³
³ ³ ³
³ ³ ³
³ ³ ³
³ ³ ³
³ ³ ³
³ ³ ³
ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ
F1 Help XY Select Item -/+ Change Values F9 Setup Defaults
ESC Exit [Z Select Menu Enter Select P Sub-Menu F10 Save and Exit
(The current BIOS doesn`t support this function.)
The chipset is a computer chip that acts as an interface between the CPU and the system's hardware.
You can use this menu to optimize the performance of your computer.
Use the legend keys to make your selections and exit to the Main Menu.
Use the following chart in configuring the chipset:
Feature Options Description
Hidden Refresh
Disabled
Enabled
Refreshes regular memory with-
out holding up the CPU
Code Read Page Mode Disabled
Enabled
Improves performance when
code contains mainly sequential
instructions.
Write Page Mode Disabled
Enabled
Improves performance when data
is written sequentially.
CPU to PCI Write Buffers
Disabled
Enabled
Stores CPU data in buffers be-
fore writing to PCI.
PCI to DRAM Write Buffers Disabled
Enabled
Stores PCI data in buffers before
writing to DRAM.
CPU to DRAM Write Buffers Disabled
Enabled
Stores CPU data in buffers be-
fore writing to DRAM.
Snoop Ahead
Disabled
Enabled
Improves PCI bus master access
to DRAM.
PCI Memory Burst Cycles Disabled
Enabled
Enables PCI memory burst write
cycles.
NOTE: The contents of this menu depend on the chipset installed on your motherboard, and chipsets
vary widely. Consult your dealer or the computer manual before changing the items on this
menu. Incorrect settings can cause your system to malfunction.