Datasheet

PIN CONFIGURATION
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
DQ1
DQ2
Vss
A14
Vcc
A8
A9
A11
A10
DQ7
DQ6
DQ5
DQ4
DQ3
AS6C1008
SOP/P-DIP
28
14
13
12
11
10
9
8
7
6
5
4
3
2
1
1716
15
20
19
18
22
23
24
25
26
27
21
A13
CE#
OE#
WE#
A16
NC
29
32
30
31
CE2
A15
TS OP -I/sTSOP
DQ3
A11
A9
A8
A13
DQ2
A10
A14
A12
A7
A6
A5
Vc c
DQ7
DQ6
DQ5
DQ4
Vss
DQ1
DQ0
A0
A1
A2
A4 A3
AS6C1008
28
14
13
12
11
10
9
8
7
6
5
4
3
2
1
1716
15
20
19
18
22
23
24
25
26
27
21
OE #
WE #
CE #
CE 2
A15
A16
NC
32
31
29
30
TFBGA
OE#
WE#
31A11A 21A
CE2
NC
A10 A14
A15
DQ5
DQ6
DQ7
A9
Vss
A8
A16
DQ4
Vcc
Vcc
DQ3
NC
Vss
A7
A0
DQ2
DQ1
DQ0
A6A1 A3
CN 5A
A4A2
1 2 3 4 5 6
H
G
C
D
E
F
A
B
CE#
.
®
February 2007
128K X 8 BIT LOW POWER CMOS SRAM
AS6C1008
02/February/07, v 1.0
Alliance Memory Inc.
Page 2 of 14