Instructions

30
Antwortformatierer zurückgestellt wird, wodurch die Ausgangswarteschlange gelöscht wird. Jetzt
beginnt der Parser die nächste
<PROGRAM MESSAGE UNIT> der Eingangs-Warteschlange zu
verarbeiten. Weitere Angaben hierüber siehe Abschnitt „STATUS-BERICHTERSTATTUNG“.
GPIB Parallel Poll (GPIB Parallelabfrage)
Das Gerät besitzt eine vollständige Parallelabfrage. Das Parallel Poll Enable Register wird gesetzt
und dabei mit Informationen versehen, die angeben, welche Bits im Status Byte Register zur
Bildung der lokalen Meldung „
ist” dienen. Das Parallel Poll Enable Register (Parallelabfrage-
Aktivierungsregister) wird mit dem Befehl *PRE <
NRF> gesetzt und mit dem Befehl *PRE? gelesen.
Das logische AND des Wertes im Parallel Poll Enable Register und des Status Byte Registers wird
ermittelt; lautet das Ergebnis Null, so beträgt der Wert von „
ist“ 0, ansonsten ist der Wert von „ist” 1.
Das Gerät muss außerdem so konfiguriert sein, dass der Wert von „
ist“ während einer
Parallelabfrage an das Steuergerät zurückgeschickt werden kann. Die Konfigurierung des Gerätes
erfolgt vom Steuergerät, indem letzteres einen Parallel Poll Configure-Befehl (PPC) mit
anschließendem Parallel Poll Enable-Befehl (PPE) sendet. Die im PPE-Befehl enthaltenen Bits:
bit 7 = X Unbeachtet lassen
bit 6 = 1
bit 5 = 1 Aktivierung der Parallelabfrage
bit 4 =
0
bit 3 =
Sense
Wert des Antwortbits; 0 = low, 1 = high
bit 2 = ?
bit 1 = ? Bitposition der Antwort
bit 0 = ?
Beispiel: Um das RQS-Bit (Bit 6 des Status Byte Registers) im Falle von „wahr“ als eine 1 und im Falle
von „nicht wahr“ als eine 0 als Antwort auf eine Parallelabfrage in Bitposition 1 zurück zu
senden, sind folgende Befehle zu erteilen
*PRE 64<pmt>, dann PPC mit anschließendem 69H (PPE)
Die Antwort auf die Parallelabfrage vom Gerät lautet dann 00H wenn RQS gleich 0 ist, und 01H
wenn RQS gleich 1 ist.
Während der Parallelabfrageantwort sind die DIO-Schnittstellenleitungen mit einem ohmschen
Abschlusswiderstand versehen (passiver Abschluss). Dadurch wird möglich, dass Mehrfachgeräte
bei AND-verdrahteter oder OR-verdrahteter Konfiguration dieselbe Antwortbitposition teilen können.
Weitere weiteren Informationen hierzu, siehe IEEE 488.1.
Statusberichterstattung
Für jede Schnittstelleninstanz wird ein getrenntes Fehler- und Statusmodell geführt. Eine
Schnittstelleninstanz wird als eine mögliche Verbindung definiert. Bei USB, RS232 und GPIB
handelt es sich grundsätzlich um Einzelverbindungen, die jeweils eine Schnittstelleninstanz
darstellen. Dagegen ermöglicht LAN mehrere Verbindungen gleichzeitig und bildet daher
mehrfache Schnittstelleninstanzen. Zwei Schnittstelleninstanzen werden den beiden TCP-Socket
Schnittstellen zugewiesen, eine weitere dem Webseiten-Interface. Durch das getrennte Modell für
jede Schnittstelle wird sichergestellt, dass Daten nicht verloren gehen, da viele Befehle (z. B.
‘*ESR?’) den Inhalt beim Schreiben löschen.
Der Fehlerstatus wird in Registern festgehalten. Diese werden im Folgenden beschrieben und im
Statusmodell am Kapitelende grafisch dargestellt.
Standard Event Status und Standard Event Status Enable Register
Diese beiden Register sind gemäß der Norm IEEE 488.2 ausgeführt.