User manual

31
Bit 5 - Command Error (Befehlsfehler). Wird gesetzt, wenn ein Syntaxfehler in einem Befehl vom
Bus festgestellt wird. Der Parser wird rückgestellt und die Verarbeitung beginnt mit dem
nächsten Byte des Eingabedatenstroms
Bit 4 - Execution Error (Ausführungsfehler). Wird gesetzt, wenn ein Fehler bei der Ausführung
eines vollständig interpretierten Befehls auftritt. Die entsprechende Fehlernummer wird im
Execution Error Register aufgezeichnet.
1- 99
Zeigt das Auftreten eines Hardwarefehlers an.
116 Der Abruf eingerichteter Daten wurde angefordert, doch enthält der angegebene
Speicher keine Daten.
117 Der Abruf eingerichteter Daten wurde angefordert, doch sind die Daten im
angegebenen Speicher korrupt. Damit wird entweder ein Hardwarefehler oder eine
vorübergehende Datenkorruption angezeigt, die durch erneutes Schreiben von
Daten in den Speicher korrigiert werden kann.
120 Der mit dem Befehl geschickte numerische Wert war zu groß oder zu klein. Gilt
auch für negative Zahlen, wenn nur positive Zahlen gültig sind.
123
Abruf/Speicherung der Setup-Daten von einer unzulässigen Speichernummer aus.
124 Es wurde ein Bereichswechsel angefordert, der jedoch im Rahmen der aktuellen
Einstellungen des Netzgeräts unzulässig ist – weitere Informationen hierzu siehe
Abschnitt „Manuelle Bedienung“.
200 Read Only: (Schreibgeschützt) Es wurde versucht, die Geräteeinstellungen von
einer Schnittstelle ohne Schreibrechte aus zu ändern (siehe Kapitel „Sperren der
Schnittstellen“).
Bit 3 - „Verify Timeout“ Fehler. Wird gesetzt, wenn ein Parameter verifiziert werden soll, der
jeweilige Wert aber nicht innerhalb von 5 Sekunden erreicht ist (z.B. wenn die
Ausgangsspannung durch einen großen Kondensator am Ausgang verzögert wurde).
Bit 2 - Query Error (Abfragefehler). Wird gesetzt, wenn ein Abfragefehler auftritt. Die
entsprechende Fehlernummer wird im Query Error Register wie folgt aufgezeichnet.
1. Interrupted Error (Unterbrechungsfehler)
2. Deadlock Error (Blockierungsfehler)
3. Unterminated Error („Nicht abgeschlossen“-Fehler)
Bit 1 -
Nicht belegt.
Bit 0 - Operation Complete (Vorgang abgeschlossen). Wird als Antwort auf den *OPC-Befehl
gesetzt.
Limit Event Status Register und Limit Event Status Enable Register
Diese beiden Register sind ergänzend zur Norm IEEE 488.2 vorhanden. Jedes Paar besteht aus einem
Limit Event Status Register und einem zugehörigen Limit Status Event Enable Register. Limit Event
Status Register 1 (LSR1) und Limit Event Status Enable Register 1 (LSE1) gelten für Ausgang 1. Limit
Event Status Register 2 (LSR2) und Limit Event Status Enable Register 2 (LSE2) gelten für Ausgang 2
und für den Nebenausgang. Sie dienen dazu den steuernden Rechner über die aktuellen Strom- und
Spannungs-begrenzungs-bedingungen zu informieren und die Historie der Schutzauslösebedingungen
seit dem letzten Lesevorgang zu erfassen.
Bits, die im Limit Event Status Register gesetzt werden und Bits entsprechen, die im Limit Event Status
Enable Register gesetzt wurden, bewirken, dass das LIM1 oder LIM2 Bit im Status Byte Register gesetzt
wird.
Die Limit Event Status Register 1 und 2 werden mit den Befehlen LSR1? und LSR2? gelesen und
gelöscht. Die Limit Event Status Enable Register 1 und 2 werden mit den Befehlen LSE1<
NRF>
und LSE2<
NRF> gesetzt und mit den Befehlen LSE1? und LSE2? gelesen.
Limit Event Status Register 1
Bit 7 -
nicht belegt
Bit 6 -
nicht belegt