User manual

Seite 31
Bits, die im Limit Event Status Register gesetzt wurden (LSR<
N>) und den Bits im Limit Event
Status Enable Register (LSE<
N>) entsprechen, bewirken, dass das LIM<N> Bit im Status Byte
Register gesetzt wird, wobei <
N> 1 = Ausgang 1, 2 = Ausgang 2 und 3 = Ausgang 3.
Das Limit Event Status Register wird mit dem Befehl LSR<
N>? ausgelesen und gelöscht. Das
Limit Event Status Enable Register wird mit dem Befehl LSE<
N> <NRF> gesetzt und mit dem
Befehl LSE<
N>? ausgelesen.
Bit 7 -
Zur späteren Verwendung reserviert.
Bit 6 - Wird gesetzt, wenn eine Störungsauslösung eingetreten ist, welche die
Rückstellung der AC-Versorgung (Aus- und Einschalten) erfordert.
Bit 5 -
Zur späteren Verwendung reserviert.
Bit 4 -
Zur späteren Verwendung reserviert.
Bit 3 - Wird gesetzt, wenn ein Auslöser aufgrund eines Überstroms am Ausgang
aufgetreten ist.
Bit 2 - Wird gesetzt, wenn ein Auslöser aufgrund einer Überspannung am Ausgang
aufgetreten ist.
Bit 1 - Wird gesetzt, wenn der Strombegrenzungswert erreicht ist
(Konstantstrombetrieb).
Bit 0 - Wird gesetzt, wenn der Spannungsbegrenzungswert erreicht ist
(Konstantspannungsbetrieb).
Standard Event Status Register (ESR und ESE)
Das Standard Event Status Register entspricht der Norm IEEE Std 488.2 GPIB. Es ist ein Bit-
Feld, bei dem jedes Bit unabhängig ist und folgende Bedeutung hat:
Bit 7
Power On (Einschalten). Wird gesetzt, wenn das Gerät zum ersten Mal
eingeschaltet wird.
Bits 6 & 1: Nicht belegt, immer 0.
Bit 5
Command Error (Befehlsfehler). Wird gesetzt, wenn ein Syntaxfehler in einem
Befehl oder Parameter festgestellt wird.
Der Parser wird rückgestellt und beginnt mit dem Abarbeiten des nächsten Bytes im
Eingabedatenstrom.
Bit 4
Execution Error (Ausführungsfehler). Wird gesetzt, wenn ein Nicht-Null-Wert in
das Execution Error Register geschrieben wurde, da ein syntaktisch korrekter Befehl
aus irgendeinem Grund nicht ausgeführt werden kann.
Bit 3
"Verify Timeout" Fehler. Wird gesetzt, wenn ein Parameter verifiziert werden
soll, der jeweilige Wert aber nicht innerhalb von 5 Sekunden erreicht ist (z.B.
wenn die Ausgangsspannung durch einen großen Kondensator am Ausgang
verzögert wurde).
Bit 2
Query Error (Abfragefehler). Wird gesetzt, wenn ein Abfragefehler auftritt, weil der
Controller Befehle nicht in der richtigen Reihenfolge ausgegeben und gelesen hat.
Bit 0
Operation Complete (Vorgang abgeschlossen). Wird als Antwort auf den *OPC-
Befehl gesetzt.
Das Standard Event Status Register wird mit dem Befehl *ESR? ausgelesen und gelöscht, der
eine Dezimalzahl entsprechend dem Inhalt ausgibt. Beim Einschalten wird es auf 128 gesetzt,
um das Einschalt-Bit zu melden.
Das Standard Event Status Enable Register bildet die Maske zwischen dem Event Status
Register und dem Status Byte Register. Wenn ein Bit in beiden Registern auf '1' steht, wird das
ESB Bit im Status Byte Register gesetzt. Dieses Enable-Register wird über den Befehl *ESE