Instructions

Pagina 37
Non è presente nessun registro maschera corrispondente: se uno qualsiasi di questi errori si verifica,
viene impostato il bit 4 di Standard Event Status Register. Questo bit può essere mascherato da
ulteriori conseguenze cancellando il bit 4 di Standard Event Status Enable Register.
15.4 Status Byte Register (STB) e GPIB Service Request Enable
Register (SRE)
Questi due registri vengono redatti in relazione alla norma IEEE 488.2.
I bit impostati nello Status Byte Register che corrispondono ai bit impostati nel Service Request
Enable Register comportano l’invio del bit RQS/MSS nello Status Byte Register, generando così una
Service Request sul bus.
Lo Status Byte Register viene letto dalla richiesta di informazioni *STB?, che restituisce MSS in bit 6,
o da una interrogazione seriale, che restituisce RQS in bit 6. Il Service Request Enable Register
viene impostato dal commando * SRE
<NRF> e letto dalla richiesta di informazioni *SRE?.
Bit 7, 3, 2 e 0: Non usato, permanentemente 0.
Bit 6 MSS/RQS. Questo bit, definito dalla norma IEEE 488.2) contiene alternativamente il
messaggio Master Status Summary restituito in risposta alla richiesta di informazioni
* STB? o il messaggio Requesting Service restituito in risposta a una interrogazione
seriale.
Il messaggio RQS viene cancellato quando interrogato, ma la bit MSS rimane
impostata finché la condizione è vera.
Bit 5 ESB. Event Status Bit (bit di stato evento). Si imposta se uno dei bit impostati nello
Standard Event Status Register corrisponde a un bit impostato nello Standard Event
Status Enable Register.
Bit 4 MAV. Message Available Bit (bit messaggio disponibile). Si imposta quando lo
strumento ha un messaggio di risposta formattato e pronto da inviare al regolatore.
Il bit viene eliminato dopo l’invio del Response Message Terminator (carattere finale
messaggio di risposta).
Bit 1 INTR. Input Trip Bit (bit intervento input) Questo bit si imposta se uno dei bit
impostati in Input Trip Register corrisponde ai bit impostati in Input Trip Enable
Register.
15.5 Interrogazione ciclica in parallelo GPIB (PRE)
Lo strumento è dotato di tutte le funzioni di interrogazione ciclica in parallelo, come definito nella
norma IEEE 488.1. Il Parallel Poll Enable Register (che viene impostato dal comando *PRE
<NRF> e
letto dalla richiesta di informazioni *PRE?) specifica quali bit nello Status Byte Register sono utilizzati
per formulare il messaggio locale ist. Se qualsiasi bit è '1' in STB e PRE, ist è ’1', altrimenti è ’0'. Lo
stato del messaggio ist può essere letto direttamente anche dalla richiesta di informazioni *IST?.
Il protocollo dello strato fisico dell’interrogazione ciclica in parallelo (che determina quale riga di dati
deve essere comandata e il relativo senso logico) è configurato dai comandi PPC e PPE e rilasciato
dai comandi PPU e PPD nel modo definito dallo standard. Lo strumento implementa il pull-up
passivo sulle linee DIO durante l’interrogazione ciclica in parallelo.
15.6 Query Error Register - GPIB norma IEEE 488.2 Gestione degli
errori
È molto più probabile che questi errori si verifichino sull'interfaccia GPIB semi-duplex, dove lo
strumento deve mantenere una risposta fino a quando non viene invitato al dialogo dal regolatore.
Tutte le altre interfacce forniscono comunicazione full duplex, con buffer nello strato fisico che
solitamente mantiene una risposta dallo strumento fino a quando il software di controllo non la legge.
Non esiste un equivalente dello stato GPIB 'invitato al dialogo', cosicché lo strumento non è a
conoscenza delle azioni del regolatore.