Instructions

Page 37
Execution Error Register (registre d’erreur d’exécution) EER
Ce registre spécifique à l'instrument contient un numéro représentant la dernière erreur de
traitement de commande rencontrée par cette interface. Les numéros d’erreur ont la signification
suivante :
0
Aucune erreur ne s'est produite depuis la dernière lecture de ce registre.
101 Erreur numérique : la valeur du paramètre envoyé était en dehors de la plage
autorisée pour cette commande dans les circonstances actuelles.
102 Mode Erreur : la mesure de l'écran secondaire qui a été demandée n’est pas
compatible avec la mesure primaire.
103 Erreur de fonction : la fonction (modificateur) demandée n’est pas compatible avec
la mesure primaire.
Le registre ’Execution Error’ est lu, puis vidé en utilisant la commande ‘EER?’. À l’allumage, ce
registre a la valeur 0 pour toutes les instances d'interface.
Il n'y a aucun registre de masquage correspondant : si une de ces erreurs se produit, bit 4 du
registre Standard Event Status est établi. Ce bit peut être masqué de toutes les conséquences
ultérieures en vidant le bit 4 du ’Standard Event Status Enable Register’.
Registres Status Byte (STB) et Service Request Enable (SRE)
de GPIB
Ces deux registres sont mis en œuvre comme exigé par la norme IEEE 488.2.
Tous les bits définis dans le registre ’Status Byte’ qui correspondent aux bits positionnés dans le
registre ’Service Request Enable’ entraîneront le positionnement du bit RQS/MSS dans le registre
’Status Byte’ ce qui génère une demande ’Service Request’ sur le bus.
Le registre ’Status Byte’ est lu soit à partir de l’interrogation *STB?, qui renverra MSS dans le bit 6,
soit par un Serial Poll (Scrutation en série) qui renverra RQS dans le bit 6. Le registre d’activation
de demande de service (Service Request Enable) est défini par la commande *SRE
<NRF> et lu par
l’interrogation *SRE?.
Bits 7, 3, 2 et 0 : Non utilisés, 0 en permanence.
Bit 6 MSS/RQS. Ce bit (tel qu’il est défini par la norme IEEE 488.2) contient
alternativement le message MSS ’Master Status Summary’ (résumé d’état principal)
renvoyé en réponse à l’interrogation * STB? et le message RQS ’Requesting
Service’ (demande de service) en réponse à un Serial Poll (Scrutation en série).
Le message RQS est effacé lorsque le bit est interrogé, mais le bit MSS reste établi
aussi longtemps que la condition est réelle.
Bit 5 ESB. L'Event Status Bit (Bit d’état d’événement). Ce bit est défini si des bits
positionnés dans le registre ’Standard Event Status’ correspondent aux bits définis
dans le registre ’Standard Event Status Enable’.
Bit 4 MAV. Le Message Available Bit (bit de message disponible). Ce bit est défini
lorsqu'un message de réponse de l’instrument est formaté et qu'il est prêt à être
transmis au contrôleur.
Ce bit est réinitialisé lorsque le ’Response Message Terminator’ (terminateur de
message de réponse) a été transmis.
Bit 1 INTR. Le bit Input Trip. Ce bit est défini si des bits définis dans le registre de
sécurité d’entrée ’Input Trip’ correspondent aux bits définis dans le registre
d’activation de la sécurité d’entrée ’Input Trip Enable’.
Scrutation parallèle GPIB (PRE)
Cet instrument offre de capacités complètes de scrutation parallèle ’Parallel Poll’ telle qu’elle est
définie par la norme IEEE 488.1. Le registre d’activation de scrutation parallèle ’Parallel Poll Enable’
(qui est défini par la commande *PRE
<NRF> et lu par l’interrogation *PRE?) spécifie les bits du
’Status Byte Register’ (registre d’octets d’état) qui doivent être utilisés pour constituer le message