Datasheet

List of figures ST7LITE20F2 ST7LITE25F2 ST7LITE29F2
12/170 DocID8349 Rev 7
Figure 49. ADC block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
Figure 50. Pin loading conditions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
Figure 51. Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
Figure 52. fCPU maximum operating frequency versus V
DD
supply voltage . . . . . . . . . . . . . . . . . . . 121
Figure 53. RC Osc Freq vs VDD @ TA= 25°C (calibrated with RCCR1: 3V @ 25°C) . . . . . . . . . . . 125
Figure 54. RC Osc Freq vs VDD (calibrated with RCCR0: 5V@ 25°C). . . . . . . . . . . . . . . . . . . . . . . 126
Figure 55. Typical RC oscillator Accuracy vs temperature @ VDD=5V
(calibrated with RCCR0: 5V @ 25°C) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
Figure 56. RC Osc Freq vs VDD and RCCR Value . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
Figure 57. PLL DfCPU/fCPU versus time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
Figure 58. PLLx4 Output vs CLKIN frequency. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
Figure 59. PLLx8 Output vs CLKIN frequency. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
Figure 60. Tipical IDD in RUN vs. fCPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Figure 61. Typical IDD in SLOW vs. fCPU. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
Figure 62. Typical IDD in WAIT vs. fCPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
Figure 63. Typical IDD in SLOW-WAIT vs. fCPU. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
Figure 64. Typical IDD in AWUF mode at TA = 25°C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
Figure 65. Typical IDD vs. temperature at VDD = 5V and fCPU = 8MHz . . . . . . . . . . . . . . . . . . . . . 130
Figure 66. Typical application with a crystal or ceramic resonator. . . . . . . . . . . . . . . . . . . . . . . . . . . 133
Figure 67. Two typical applications with unused I/O Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
Figure 68. Typical I
PU
vs. V
DD
with V
IN
=VSS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
Figure 69. Typical VOL at VDD = 2.4V (standard). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
Figure 70. Typical V
OL
at V
DD
= 2.7V (standard). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
Figure 71. Typical VOL at VDD = 3.3V (standard). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
Figure 72. Typical VOL at VDD = 5V (standard) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
Figure 73. Typical VOL at VDD = 2.4V (high-sink) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
Figure 74. Typical VOL at VDD = 5V (high-sink) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Figure 75. Typical VOL at VDD = 3V (high-sink) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Figure 76. Typical VDD-VOH at VDD = 2.4V. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Figure 77. Typical VDD-VOH at VDD = 2.7V. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Figure 78. Typical VDD-VOH at VDD = 3V . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
Figure 79. Typical VDD-VOH at VDD = 4V . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
Figure 80. Typical VDD-VOH at VDD = 5V . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
Figure 81. VOL vs. VDD (standard I/Os) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
Figure 82. Typical VOL vs. VDD (high-sink I/Os). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
Figure 83. Typical VDD-VOH vs. VDD. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
Figure 84. RESET pin protection when LVD is enabled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
Figure 85. RESET pin protection when LVD is disabled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
Figure 86. SPI slave timing diagram with CPHA = 0
(1)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
Figure 87. SPI slave timing diagram with CPHA = 1
(1)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
Figure 88. SPI master timing diagram
(1)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
Figure 89. Typical application with ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
Figure 90. ADC accuracy characteristics with amplifier disabled. . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
Figure 91. ADC accuracy characteristics with amplifier enabled . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
Figure 92. Amplifier noise vs voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
Figure 93. 20-pin plastic small outline package, 300-mil width . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
Figure 94. 20-pin plastic dual in-line package, 300-mil width . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152